(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-31185 (P2000-31185A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H01L	21/60		H01L	21/92	604B	
	21/304	631		21/304	631	
				21/92	604A	

審査菌求 未請求 請求項の数2 OL (全 5 頁)


(21)出願番号	特顧平10-195171	(71)出顧人	000001960
			シチズン時計株式会社
(22)山廟日	平成10年7月10日(1998.7.10)		東京都新宿区西新宿2丁目1番1号
		(72)発明者	齊藤 勝
			東京都田無市本町6丁目1番12号 シチズ
			ン時計株式会社田無製造所内

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 I Cウェハーを研削した際に生じたマイクロクラックが半田バンプ形成時に進行してウェハーの割れ不良が多発する。

【解決手段】 I Cウェハー1 Fの所定位置に複数個のパッド電極2を形成する半導体素了形成工程と、パッド電極2上に半回層5を形成する工程と、半回層5上にフラックス6を塗布する工程と、半田層5を所定の温度でリフローして半回層を丸める半ロバンプ形成工程と、バックグラインド用テープ3を半ロバンプ7側に貼着するパックグラインド用テープ貼着工程と、I Cウェハー1を所定の厚みに研削するパックグラインド工程と、前記テープ3をI Cウェハー1から剥離するバックグラインド用テープ剥離工程と、I C健動而のフラックス6を除去するフラックス洗浄工程とからなる半導体装置の製造方法。研削したSiカスが付着しない。半田リフロー後に研削するのでウェハーの割れが発生しない。



【特許請求の範囲】

【請求項1】 フリップチップ半導体装置の製造方法に おいて、ICウェハー上の所定位置に複数個のパッド電 極を形成する半導体素子形成工程と、前記ICウェハー のパッド電極上に半田メッキにより半田層を形成する工 程と、前記半田層を被覆するフラックス塗布工程と、前 記半田層を所定の温度でリフローして半田層を丸める半 田バンプ形成工程と、前記ICウェハーのグラインド面 と平行にバックグラインド用テープをフラックスで被覆 された半田バンプ側に貼着するバックグラインド用テー プ貼着工程と、前記テープの他方の面をグラインダ装置 の研削テーブルに貼着しICウェハーを所定の厚みに研 削するパックグラインド工程と、前記パックグラインド 用テープをICウェハーから剥離するバックグラインド 用テープ剥離工程と、前記IC能動面のフラックスを除 去するフラックス洗浄工程とからなることを特徴とする 半導体装置の製造方法。

【請求項2】 フリップチップ半導体装置の製造方法に おいて、ICウェハー上の所定位置に複数個のパッド電 極を形成する半導体素子形成工程と、前記ICウェハー のパッド電極上に半田メッキにより半田層を形成する工 程と、前記半田層を被覆するフラックス途布工程と、前 記半田層を所定の温度でリフローして半田層を丸める半 田バンプ形成工程と、前記 I C能動面のフラックスを除 去するフラックス洗浄工程、前記IC能動面を保護する IC能動面保護膜形成工程と、前記ICウェハーのグラ インド面と平行にバックグラインド用テープをフラック スで被覆された半田パンプ側に貼着するバックグライン ド用テープ貼着工程と、前記テープの他方の面をグライ ンダ装置の研削テーブルに貼着しICウェハーを所定の 厚みに研削するバックグラインド工程と、前記バックグ ラインド用テープをICウェハーから剥離するバックグ ラインド用テープ剥離工程と、前記IC能動面を保護し た保護膜除去工程と、前記IC能動面を洗浄する洗浄工 程とからなることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、小型、薄型要求に対応されるフリップチップ半導体装置の製造方法に係わり、更に詳しくは、I C能動面を保護した状態でパックグラインドして薄型加工した半導体装置の製造方法に関するものである。

[0002]

【従来の技術】近年、半導体バッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラー体型VTRや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂CSP(チップサイズ/スケール・パッケージ)を載せた携帯機器が相次いで登場してきている。最近CSPの

開発は急速に進み、半導体装置の小型、神型化の要求が 本格化している。

【0003】そこで、小型、薄型化要求に対応する従来 のフリップチップ半導体装置の製造方法について以下そ の概要を説明する。

【0004】一般的に、ICウェハーのパッド電極面に 半田バンプを形成する方法には、スタッドバンプ方式、 ボールバンプ方式及びメッキバンプ方式等があるが、そ の中で、パッド電極位置にレジストにて窓を形成し半田 裕槽中に浸漬してメッキにて半田バンプを形成するメッ キバンプ方式は、パッド電極間の狭い配列でバンプを形 成することが可能で、ICチップの小型化には有効な半 田バンブの形成手段である。

【0005】図3は、従来の半導体装置の製造方法を示 す製造工程のフローチャートと各工程に対応する工程説 明図である。(a)は、半導体素子形成工程で、所定の 厚み、例えば、t1=625μmのICウェハー1上の 所定位置に複数個のパッド電極2を形成する。(b) は、バックグラインド用テープ贴着工程で、前記ICウ ェハー1のパッド電極2面に紫外線照射により剥離可能 な両面粘着テープ3 (バックグラインド用テープ) の一 方の面を貼着する。(c)は、バックグラインド工程 で、前記バックグラインド用テープ3の他方の面を図示 しないグラインダ装置の研削テーブルに貼着し、研削砥 石4でICウェハー1の裏面を所定の厚み、例えば、 t 2=400μmに研削する。(d)は、バックグライン ド用テープ剥離工程で、前記バックグラインド用テープ 3にUV照射して粘着面を硬化させることにより粘着力 を無くしバックグラインド用テープ3を1Cウェハー1 から剥離する。(e)は、半田層形成工程で、ICウェ ハー1のパッド電極2位置にレジストにて窓を形成し半 田裕槽中に浸漬してメッキにてパッド電極2上に半田層 5を形成する。(f)は、フラックス塗布工程で、前記 半口層5を被覆するようにスピンナー法にてフラックス 6を一様に塗布する。(g)は、半田バンプ形成工程 で、前記半田層5を所定の温度でリフローすることによ り、半口はボール状に丸められてパッド電極 2 上に半口 バンプ?が形成される。(h)は、フラックス洗浄工程 で、前記IC能動面のフラックス6を除去する。上記し た(a)~(h)の工程を経て、次の検査工程(i)に 送られる。以上により、半導体装置の製造工程は終了す る。

[0006]

【発明が解決しようとする課題】しかしながら、前述した半導体装置の製造方法には次のような問題点がある。即ち、ICウェハーのパッド電極上に半田バンプを形成する前に、ICウェハーの厚みを、t1→t2(例えば、625μm→400μm)の所定の厚みに研削する。その後に、パッド電極上に半田メッキし半田層を形成し、その上にフラックス塗布し、リフローして半田層

を丸め半田バンプを形成するが、ICウェハーを研削した際に生じた微細なマイクロクラックが前記半田パンプ 形成時に進行してウェハーの割れ不良が多発する等の問 題があった。

【0007】本発明は、上記従来の課題に鑑みなされたものであり、その日的は、ICウェハーの割れの発生がなく、且つ、製造工程を簡略化し、生産性が優れた、安価な半導体装置の製造方法を提供するものである。

[0008]

【課題を解決するための手段】上記目的を達成するため に、本発明における半導体装置の製造方法は、フリップ チップ半導体装置の製造方法において、ICウェハー上 の所定位置に複数個のパッド電極を形成する半導体素子 形成工程と、前記ICウェハーのパッド電極上に半田メ ッキにより半田層を形成する工程と、前記半田層を被覆 するフラックス塗布工程と、前記半田層を所定の温度で リフローして半田層を丸める半田パンプ形成工程と、前 記ICウェハーのグラインド面と平行にバックグライン ド用テープをフラックスで被覆された半田バンプ側に貼 着するバックグラインド用テープ貼着工程と、前記テー プの他方の面をグラインダ装置の研削テーブルに貼着し ICウェハーを所定の厚みに研削するバックグラインド 工程と、前記バックグラインド用テープを I Cウェハー から剥離するパックグラインド用テープ剥離工程と、前 記IC能動面のフラックスを除去するフラックス洗浄工 程とからなることを特徴とするものである。

【0009】フリップチップ半導体装置の製造方法にお いて、ICウェハー上の所定位置に複数個のパッド電極 を形成する半導体素子形成工程と、前記ICウェハーの パッド電極上に半田メッキにより半田層を形成する工程 と、前記半口層を被覆するフラックス塗布工程と、前記 半田層を所定の温度でリフローして半田層を丸める半田 バンプ形成工程と、前記1C能動面のフラックスを除去 するフラックス洗浄工程、前記IC能動面に保護するI C能動而保護膜形成工程と、前記ICウェハーのグライ ンド面と平行にバックグラインド用テープをフラックス で被覆された半口バンプ側に貼着するバックグラインド 用テープ貼着工程と、前記テープの他方の而をグライン ダ装置の研削テーブルに貼着しICウェハーを所定の厚 みに研削するバックグラインド工程と、前記パックグラ インド用テープをICウェハーから剥離するバックグラ インド用テープ剥離工程と、前記IC能動面を保護した 保護膜除去工程と、前記IC能動而を洗浄する洗浄工程 とからなることを特徴とするものである。

[0010]

【発明の実施の形態】以下図面に基づいて本発明における半導体装置の製造方法について説明する。図1は、本発明の第1の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。図において、従来技術と同一部材は同

一符号で示す。

【0011】図1において、(a)は、半導体素子形成工程で、従来と同様に、所定の厚み、例えば、t1=625μmのICウェハー1上の所定位置に複数個のパッド電極2を形成する。(b)は、パッド上に半田層を形成する工程で、1Cウェハー1のパッド電極2位置にメッキバンプ方式により半田層5を形成する。(c)は、フラックス塗布工程で、前記半田層5を被覆するようにスピンナー法にてフラックス6を一様に塗布する。

(d)は、半田バンプ形成工程で、前記半田層5を所定 の温度でリフローすることにより、半田はボール状に丸 められてパッド電極2上に半田バンプ7が形成される。 (e)は、バックグラインド川テープ貼着工程で、IC ウェハー1のパッド電極2面に、ICウェハー1のグラ インド面と平行に紫外線照射により硬化させて剥離可能 な両面粘着テープ3 (バックグラインド用テープ) の一 方の面を貼着する。(f)は、バックグラインド工程 で、前記パックグラインド用テープ3の他方の面を図示 しないグラインダ装置の研削テーブルに貼着し、研削砥 石4でICウェハー1の裏面を所定の厚み、例えば、t 2=400μmに研削する。(g)は、バックグライン ド用テープ剥離工程で、前記バックグラインド用テープ 3にUV照射してバックグラインド用テープ3をICウ エハー1から剥離する。(h)は、フラックス洗浄工程 で、前記 I C能動面のフラックス 6 を除去する。上記し た(a)~(h)の工程を経て、次の検査工程(i)に 送られる。以上により、半導体装置の製造工程は終了す る。

【0012】上記した様に、バックグラインド工程において、半田バンプ形成工程で塗布したフラックスがICの能動面を保護しているので、研削中に発生したシリコン(Si)のカスがICの能動面に付着することがなく、フラックス洗浄工程の際に容易に除去することがなきる。半田層を丸める半田バンプ形成工程がバックグラインド工程の前に入るので、ICウェハーを研削した際に微細なマイクロクラックが発生したとしても、クラックが進行することがなく、ウェハーの割れ不良は発生しない。また、半田バンプ全体も含めて全体を均一にフラックスで固めることができるので、バックグラインド工程時に半田バンプへ荷重が集中するのを防止でき、半田バンプの変形などを防止できる効果がある。

【0013】図2は、本発明の第2の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。前述の第1の実施の形態と異なるところを説明する。

【0014】図2において、(a) 半導体素子形成工程、(b) パッド上に半田層を形成する工程、(c) フラックス塗布工程、(d) 半田層を丸めるバンプ形成工程は同様であるので説明は省略する。(e) で、バンプ形成で役立ったフラックス6を洗浄工程で除去する。

(f) は、I C能動画保護膜形成工程で、I C能動画保護膜8、例えば、フォトレジスト等により半田バンプ上を一様に覆う。次に、(g) バックグラインド用テープ貼着工程、(h) バックグラインド工程、(i) バックグラインド用テープ剥離工程は前述の第1の実施の形態と同様である。(j) は、保護膜除去工程で、I C能動画を保護していた I C能動画保護膜8を除去する。

(k) は、洗浄工程で、ICウェハー1を洗浄する。上記した(a) ~ (k) の工程を経て、次の検査工程

(1) に送られる。以上により、半導体装置の製造工程は終了する。

【0015】上記した様に、バックグラインド工程の前にパッド上の半田層をリフローして半田バンプを形成し、その後にIC能動面をIC能動面保護膜で保護されている状態でバックグラインドするので、ICウェハーを研削中に発生したSiカスがICの能動面に付着することがない。Siカスは保護膜除去及び洗浄工程で容易に排除できるものである。また、前述した第1の実施の形態と同様に、ICウェハーを研削した際に微細なマイクロクラックが発生したとしても、後工程に半田のリフロー工程がないのでクラックが進行することがなく、ウェハーの割れ不良は発生しない。

[0016]

【発明の効果】以上説明したように、本発明の半導体装置の製造方法によれば、半田メッキ層をリプローして半田バンプ形成後に、ICの能動面を保護膜で保護された状態でバックグラインドしてICウェハーの薄型化を行うものである。従って、IC能動面にSi等の研削カスの付着もなく、従来の様に、ICウェハーを研削した際に生じた微細なマイクロクラックが半田バンプ形成時に

進行して発生するウェハーの割れ不良がなくなった。また、特に第1の実施の形態においては、半田バンプ形成時に塗布したフラックスをそのまま1C能動面保護膜として使用するので、製造工程が簡略化し、生産性の優れた、安価な半導体装置の製造方法を提供することだ可能になった。また、フラックスをそのまま1C能動面保護膜として使用する場合は、半田バンプ全体も含めて全体を均一にフラックスで固めることができるので、バックグラインド工程時に半田バンプへ荷重が集中するのを防止でき、半田バンプの変形などを防止できる効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に 対応する工程説明図である。

【図2】本発明の第2の実施の形態に係わる半導体装置の製造方法を示す製造工程のフローチャートと各工程に対応する工程説明図である。

【図3】従来の半導体装置の製造方法を示す製造工程の フローチャートと各工程に対応する工程説明図である。

【符号の説明】

- 1 ICウェハー
- 2 パッド電極
- 3 バックグラインド用テープ
- 4 研削砥石
- 5 半田層
- 6 フラックス
- 7 半田バンプ
- 8 I C能動面保護膜

[図3]

